This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



F-023

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特盟平8-172025

(43)公開日 平成8年(1996)7月2日

審査請求 未請求 請求項の数1 OL (全3頁) 最終頁に続く


(21)出顯番号	特顯平6-313429	(71)出窟人	000006264
			三菱マテリアル株式会社
(22)出顧日	平成6年(1994)12月16日		東京都千代田区大手町1」目5番1号
		(72)発明者	内田 彰
			埼玉県秩父郡横瀬町大字横瀬2270釜地。三
			夢マテリアル株式会社生産技術センター内
		(72)発明者	小島 靖
			埼玉県秩父郡横瀬町大字横瀬2270番地 三
		(n) that	
		(74)代理人	弁理士 小杉 佳男 (外2名)

(54) 【発明の名称】 チップコンデンサ

(57)【要約】

【目的】 実装密度を向上させるとともに実装コストの低減化が図られたチップコンデンサを提案する。

【構成】厚牌電極5.6aのペア、厚牌電極5.6bのペアにより、それぞれコンデンサ素子が形成され、1つのチップコンデンサに2個のコンデンサを内譲した。





【特許請求の範囲】

【請求項1】 誘電体を含有する基板と、該基板の一方 の面に、互いに分離された状態に配置された複数の第1 の厚膜電極と、該基板のもう一方の面の、前記複数の第 1の厚膜電極に対向する位置に配置された、前記複数の 第1の厚膜電極それぞれとの間に各コンデンサを形成し てなる第2の厚膜電板と、前記複数の第1の厚膜電極を 前記基板との間に挟む第1のカパー板と、前記第2の厚 膜電極を前記基板との間に挟む第2のカパー板と、前記 複数の第1の厚膜電極それぞれに接続され外部に露出し た複数の第1の外部電極と、前記第2の厚膜電極に接続 され外部に露出した第2の外部電極とを備えたことを特 徴とするチップコンデンサ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電子機器のノイズ除去 等に用いられるチップコンデンサに関する。

[0002]

【従来の技術】従来より、電子機器の髙周波ノイズ除去 用として、チップコンデンサが広く使用されている。す なわち、例えば電子機器の回路基板上に形成された信号 ラインとグラウンドとの間にチップコンデンサが実装さ れている。そのチップコンデンサで高周波ノイズをグラ ウンドにパイパスすることにより高周波ノイズが除去さ れ電子機器の餌動作等が防止される。

[0003]

【発明が解決しようとする課題】しかし、従来、チップ コンデンサにはコンデンサ素子1つだけしか内蔵されて おらず、回路基板上の多数の信号ラインそれぞれとグラ ウンドとの間にチップコンデンサを実装しようとすると 30 は、PbO, Laz Oz, ZrOz, TiOzを湿式混 広い面積を必要とし、回路基板の実装密度を上げるのは **凩礎であり、また実装に手間がかかりコストアップの原** 因となっていた。

【0004】本発明は、上記事情に鑑み、実装密度を向 上させるとともに実装コストの低減化が図られたチップ コンデンサを提案することを目的とする。

[0005]

【課題を解決するための手段】上記目的を達成する本発 明のチップコンデンサは、

- (1) 誘歯体を含有する基板
- (2) その基板の一方の面に、互いに分離された状態に 配置された複数の第1の厚膜電極
- (3) その基板のもう一方の面の、上記複数の第1の厚 膜電極に対向する位置に配置された、上記複数の第1の 厚膜電極それぞれとの間に各コンデンサを形成してなる 第2の厚膜電極
- (4) 上記複数の第1の厚膜電標を上記基板との間に挟 む第1のカパー板
- (5) 上記第2の厚膜電板を上記基板との間に挟む第2 のカパー板

- (6) 上記複数の第1の厚膜電極それぞれに接続され外 部に露出した複数の第1の外部電極
- (7) 上記第2の厚膜電極に接続され外部に露出した第 2の外部領極を備えたことを特徴とする。

[0006]

【作用】本発明のチップコンデンサは、上記のように、 基板を挟んだ一方の面に、互いに分離された状態に複数 の第1の厚膜電極を配置し、他方の面の、それら複数の 第1の厚膜電極に対向する位置に第2の厚膜電極を配置 したため、1つのチップコンデンサに複数のコンデンサ 素子が形成される。従って、このチップコンデンサを回 路基板に実装すると1個のチップコンデンサで複数のコ ンデンサ素子が実装されることになり、例えば従来技術 の、コンデンサ素子が1つだけ内蔵されたチップコンデ ンサを多数実装する場合と比較し、回路基板の、チップ コンデンサの実装スペースが小さくて済み、チップコン デンサの回路基板への実装密度の向上が容易に図られ

【0007】また、回路基板への、実装の手間が軽減さ 20 れ実装コストの低減化が図られる。

[0008]

【実施例】以下、本発明の実施例について説明する。図 1は、チップコンデンサを製造する過程におけるグリー ンシートを示した凶、凶2はチップコンデンサの外観斜 視団、図3はその等価回路図である。ここでは図1に示 す4枚のグリーンシート1~4が用意される。それらの グリーンシート1~4はポリエステルのペースシートに 誘電体スラリーをドクターブレード法により印刷し乾燥 することにより作製される。ここで用いた誘電体材料 合し、1150℃で2時間焼成後湿式ミルで粉砕した平 均粒径0、1 μmの粉体であり、P bo. 12 L ao. 12 Z r o.7 Tio.3 Oo.o1の組成を有するものである。

【0009】それら4枚のグリーンシート1~4のう ち、グリーンシート2、3には、誘電体スラリーを印 刷、乾燥した後、さらに、それぞれ図示の形状となるよ うに、導重性ペーストをドクタープレード法により印 刷、乾燥し、これにより、厚膜電極5(本発明にいう第 2の厚膜電極) および厚膜電極6a, 6b (本発明にい う複数の第1の厚膜重極)が形成される。これらの厚膜 電板5,6a,6bのうち、グリーンシート2を挟む厚 膜電極5,6aのペア、および厚膜電極5,6bのペア により、それぞれ、図3に示す等価回路中のコンデンサ 素子10.11が形成される。

【0010】また、グリーンシート1およびグリーンシ ート3、4により厚膜電極5、6a、6bがカパーさ れ、保護される。以上のようにして形成された4枚のグ リーンシート1~4が互いに積層され、熱圧着により一 体化された後、焼成され、焼結体が得られる。その焼結 50 体をパレル研磨してその焼結体の側面から厚膜電極5,

17

6 a、6 bを露出させ、それら厚膜電極5、6 a、6 b が露出した部分に導電性ペーストを強布し、これによ り、図2に示すように、厚膜電極6 a、6 bとそれぞれ 接続された外部電極7、8、および厚膜電極5と接続さ れた外部電極9 a、9 bを形成する。このように、コン デンサ素子が2素子内蔵された、図2に示す形状のチッ プコンデンサが完成する。

【0011】この実施例では、1つのチップコンデンサ にコンデンサ素子が2素子内蔵されているため、コンデ ンサ素子が1素子のみ内蔵された従来のチップコンデン 10 サを回路基板に実装する場合と比べ、チップコンデンサ の実装スペースが小さくて済み、また実装コストも削減 される。

[0012]

【発明の効果】以上説明したように、本発明によれば、

コンデンサの高密度実装に適したチップコンデンサが構成され、したがってチップコンデンサの、回路基板への 実装密度の向上が図られるとともに実装コストの低減化 も図られる。

【図面の簡単な説明】

【図1】チップコンデンサを製造する過程におけるグリーンシートを示した図である。

【図2】チップコンデンサの外観斜視図である。

【図3】チップコンデンサの等価回路図である。

0 【符号の説明】

1, 2, 3, 4 グリーンシート

5, 6 a, 6 b 厚膜電極

7, 8, 9 a, 9 b 外部電極

10,11 コンデンサ素子

フロントページの続き

(51) int. Cl. *

別記号 厅内整理番号

FI

技術表示個所

H 0 1 G 4/30 4/38 D 7924-5E